分類 研究会等
著者名 (author) 林 大輔,村井 渉,中田 明夫,木谷 友哉,安本 慶一,東野 輝夫
英文著者名 (author) Daisuke Hayashi, Wataru Murai, Akio Nakata, Tomoya kitani, Keiichi Yasumoto, Teruo Higashino
編者名 (editor)
編者名 (英文)
キー (key)
表題 (title) ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法
表題 (英文)
書籍・会議録表題 (booktitle) 電子情報通信学会技術研究報告
書籍・会議録表題(英文)
巻数 (volume) 107
号数 (number) 333
ページ範囲 (pages) 1-6
組織名 (organization) デザインガイア2007 - VLSI設計の新しい大地を考える研究会
出版元 (publisher) 電子情報通信学会
出版元 (英文)
出版社住所 (address)
刊行月 (month) November
出版年 (year) 2007
採択率 (acceptance)
付加情報 (note) 北九州国際会議場(北九州市)
注釈 (annote) (2007年11月20日)(CSPY)http://jglobal.jst.go.jp/public/20090422/200902282919880144
内容梗概 (abstract)
論文電子ファイル Not available.


[3-11]  林 大輔, 村井 渉, 中田 明夫, 木谷 友哉, 安本 慶一, 東野 輝夫, ``ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法,'' 電子情報通信学会技術研究報告, vol. 107, no. 333, pp. 1-6, November 2007. (北九州国際会議場(北九州市))

@inproceedings{3_11,
    author = {林 大輔 and 村井 渉 and 中田 明夫 and 木谷 友哉 and 安本 慶一 and
    東野 輝夫},
    author_e = {Daisuke Hayashi, Wataru Murai, Akio Nakata, Tomoya kitani,
    Keiichi Yasumoto, Teruo Higashino},
    editor = {},
    editor_e = {},
    title = {ネットワークオンチップにおける回路面積と配線コストを考慮したチップ
    内通信構造最適化の一手法},
    title_e = {},
    booktitle = {電子情報通信学会技術研究報告},
    booktitle_e = {},
    volume = {107},
    number = {333},
    pages = {1-6},
    organization = {デザインガイア2007 - VLSI設計の新しい大地を考える研究会},
    publisher = {電子情報通信学会},
    publisher_e = {},
    address = {},
    month = {November},
    year = {2007},
    acceptance = {},
    note = {北九州国際会議場(北九州市)},
    annote = {(2007年11月20日)(CSPY)http://jglobal.jst.go.jp/public/20090422
    /200902282919880144}
}

This site is maintained by Tomoya Kitani.

PMAN 2.5.6 - Paper MANagement system / (C) 2002-2008, Osamu Mizuno / All rights reserved.